

実施課題番号 : 2007A0101
実施課題 : 高性能MOSトランジスタのためのSiNストレス印加膜の構造評価
実験責任者所属機関及び氏名 : 明治大学理工学部 小椋厚志
使用ビームライン : BL46XU

背景

半導体大集積回路（LSI）の構成要素である金属一酸化膜一半導体電界効果トランジスタ（MOSFET）の高性能化技術の一つであるストレス印加膜の導入が注目されている。ストレス印加膜により MOSFET チャネル領域に歪が誘起し、チャネルを移動するキャリア（電子、正孔）のモビリティの向上を得る。しかしながら、ストレス印加膜により導入された歪の応力値、分布、メカニズム、電気的特性との相関等、不明な点が多いのが現状である。SPring-8 の利用により、ストレス印加膜付き Si 基板の評価を行うことで、これらを解明したい。尚、ストレス印加膜により得られる MOSFET の性能向上は、次世代半導体材料において、最重要課題と考えられる。

2006 年の VLSI シンポジウム（半導体国際会議）では、このストレス印加膜を積極的に導入した MOSFET の報告が多数見受けられた。これは、優れたデバイス特性を与えるストレス印加膜の開発は、早急の実用化に繋がるからであると考えられる。そこで、主として国外の同業他社との競争が予想されるため、先行者利益を確実に確保したい。また、今年度終了予定の電子情報技術産業協会（JEITA）標準歪ワーキンググループに、本実験の成果をフィードバックし、世界に標準として発信する。

目的

ストレス印加膜（窒化膜）によって基板に誘起される歪の量は、窒化膜の製膜条件によって異なっているが、その理由が明らかになっていないため、試行錯誤による製膜条件検討が行われている。我々は、基板に印加される歪は、膜の構造（窒素とシリコンの比や結合のネットワーク構造）、特に基板との界面近傍での膜の構造や roughness に大きく依存していると考えている。また、歪は SiN の膜厚にも依存するが、歪と膜厚の関係は必ずしも単調な関係ではないために、膜質に深さ分布があることが考えられる。このため、基板歪を制御する製膜条件を開発するためには、窒化膜内の膜構造（窒素とシリコンの比や結合のネットワーク構造）と製膜条件、及び基板歪との関係を明らかにすることが必要である。膜構造の違いは膜の密度に反映されるため、窒化膜の界面付近での密度を含め膜内の密度分布を反射率測定により把握し、製膜条件確立への指針を得ることを目標とする。

実験結果

測定は成膜条件の異なるウェーハ六枚に関して反射率測定を行った。これらの試料の成膜条件は、それぞれ引張り歪、圧縮歪を誘起させるもので歪の値がそれぞれ異なるものである。以下その解析結果について報告する。

まず、膜が窒化膜一層のみと仮定して反射率の低角側のみのデータから膜全体の密度をもとめた。結果、図1に示すように応力が圧縮方向に向かうにつれ膜の密度が増加していくことがわかる。

次に、より詳細な解析として膜を密度の異なる層からなる多層構造と仮定して fittingを行った。その結果、図2に測定データを示すように、圧縮膜と引っ張り膜で反射率測定結果の曲線が類似していることが分かった。これを踏まえた上で解析を行った結果、圧縮膜ではすべてSi基板界面付近に高密度層の集中が、引っ張り膜では表面付近で低密度層の存在が判明した。

以上のデータをもとに、今後BL-46XU等を用いたin-plane XRDなどの手法による実際の歪測定との結果を照会することで、歪誘起のメカニズムを解明し、より効果的な歪誘起法を開発することで、最先端LSIの高性能化に指針を与える。




図1：応力と膜平均密度の関係




図2：測定データ一覧